Будь ласка, використовуйте цей ідентифікатор, щоб цитувати або посилатися на цей матеріал:
https://er.knutd.edu.ua/handle/123456789/2854
Назва: | Особливості вбудованого самотестування і самовідновлення мікросхем пам'яті |
Автори: | Комарницький, А. В. |
Ключові слова: | built-in self testing decoder lines analysis of redundancy memory cell the final machine встроенное самотестирование дешифратор строк анализ избыточности ячейки памяти конечный автомат вбудоване самотестування дешифратор рядків аналіз надмірності комірки пам'яті кінцевий автомат |
Дата публікації: | 2012 |
Бібліографічний опис: | Комарницький А. В. Особливості вбудованого самотестування і самовідновлення мікросхем пам'яті [Текст] / А. В. Комарницький // Технології та дизайн. - 2012. - № 2 (3). |
Source: | Технології та дизайн |
Короткий огляд (реферат): | Стаття присвячена питанням підвищення коефіцієнта технічної готовності мікросхем пам'яті. запропоновано архітектура вбудованих засобів само тестування та відновлення, що дозволяє виконати заміну розряду даних основного масиву запам'ятовуючих осередків, в якому стався відмову, на дані, що надходять з виходів запасного масиву запам'ятовуючих осередків. Запропоновані апаратні засоби забезпечують автоматичну реконфігурацію даних мікросхеми при виявленні відмови. Статья посвящена вопросам повышения коэффициента технической готовности микросхем памяти. предложено архитектура встроенных средств само тестирование и восстановление, что позволяет выполнить замену разряда данных основного массива запоминающих ячеек, в котором произошел отказ, на данные, поступающие с выходов запасного массива запоминающих ячеек. Предлагаемые аппаратные средства обеспечивают автоматическую реконфигурацию данных микросхемы при обнаружении отказа. Article is devoted to increasing the coefficient of technical readiness of memory chips. Рroposed architecture built-in self test and recovery, allowing for replacement of the discharge data of the main array storage cells in which there was a failure, the data coming from the outputs of the spare array storage cells. The proposed hardware provides automatic reconfiguration of data circuits in the detection of rejection. |
URI (Уніфікований ідентифікатор ресурсу): | https://er.knutd.edu.ua/handle/123456789/2854 |
Розташовується у зібраннях: | Електронний науковий журнал «Технології та дизайн» Наукові публікації (статті) |
Файли цього матеріалу:
Файл | Опис | Розмір | Формат | |
---|---|---|---|---|
td_2012_N2_14.pdf | 208,68 kB | Adobe PDF | Переглянути/Відкрити |
Усі матеріали в архіві електронних ресурсів захищені авторським правом, всі права збережені.